益華(Cadence)針對(duì)28奈米以下制程及鰭式場(chǎng)效電晶體(FinFET)制程發(fā)布最新版Virtuoso布局(Layout)設(shè)計(jì)套件,該套件具備電子意識(shí)設(shè)計(jì)(Electrically Aware Design, EAD)功能,
臺(tái)積電第二季法說(shuō)會(huì)訂后天(18日)召開(kāi),臺(tái)股靜候董事長(zhǎng)張忠謀開(kāi)金口論斷下半年科技業(yè)景氣,巴克萊資本證券亞太區(qū)半導(dǎo)體首席分析師陸行之昨(15)日指出,會(huì)中將針對(duì)庫(kù)存調(diào)整、先進(jìn)制程、蘋(píng)果訂單、競(jìng)爭(zhēng)對(duì)手等4大議題
聯(lián)電與新思科技(Synopsys)共同宣布,兩家公司的合作已獲得成果,采用新思科技DesignWare邏輯庫(kù)的IP組合,和Galaxy實(shí)作平臺(tái)的一部分寄生StarRC萃取方案,成功完成聯(lián)電第一個(gè)14奈米FinFET制程驗(yàn)證工具的設(shè)計(jì)定案。在雙
在Synopsys 的協(xié)助下,臺(tái)灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測(cè)試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動(dòng)14nm制程FinFET產(chǎn)品的制造,而這次這款測(cè)試芯片完成流片設(shè)計(jì)則顯然向?qū)崿F(xiàn)
晶圓代工大廠聯(lián)華電子(UMC,以下簡(jiǎn)稱(chēng)聯(lián)電)與全球半導(dǎo)體設(shè)計(jì)制造提供軟體、IP與服務(wù)的領(lǐng)導(dǎo)廠商新思科技(Synopsys)共同宣布兩家公司的合作已獲得成果,采用新思科技 DesignWare 邏輯庫(kù)的 IP 組合,和 Galaxy 實(shí)作平臺(tái)的
在Synopsys的協(xié)助下,臺(tái)灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測(cè)試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動(dòng)14nm制程FinFET產(chǎn)品的制造,而這次這款測(cè)試芯片完成流片設(shè)計(jì)則顯然向?qū)崿F(xiàn)這
在Synopsys 的協(xié)助下,臺(tái)灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測(cè)試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動(dòng)14nm制程FinFET產(chǎn)品的制造,而這次這款測(cè)試芯片完成流片設(shè)計(jì)則顯然向?qū)崿F(xiàn)
聯(lián)電(2303-TW)(UMC-US)與新思科技(Synopsys)(SNPS-US)共同宣布,兩家公司的合作已獲得成果,采用新思科技DesignWare邏輯庫(kù)的IP組合,和Galaxy實(shí)作平臺(tái)的一部分寄生StarRC萃取方案,成功完成聯(lián)電第一個(gè)14奈米FinFET制
在Synopsys 的協(xié)助下,臺(tái)灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測(cè)試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動(dòng)14nm制程FinFET產(chǎn)品的制造,而這次這款測(cè)試芯片完成流片設(shè)計(jì)則顯然向?qū)崿F(xiàn)
聯(lián)華電子與全球半導(dǎo)體設(shè)計(jì)制造提供軟件、IP與服務(wù)的領(lǐng)導(dǎo)廠商新思科技(Synopsys),日前(26日)共同宣布,兩家公司的合作已獲得成果。采用新思科技DesignWare®邏輯庫(kù)的IP組合及 Galaxy™實(shí)作平臺(tái)的一部分-寄生
聯(lián)電(2303-TW)(UMC-US)與新思科技(Synopsys)(SNPS-US)共同宣布,兩家公司的合作已獲得成果,采用新思科技DesignWare邏輯庫(kù)的IP組合,和Galaxy實(shí)作平臺(tái)的一部分寄生StarRC萃取方案,成功完成聯(lián)電第一個(gè)14奈米FinFET制
賽靈思與TSMC強(qiáng)強(qiáng)聯(lián)合,再加上與ARM在嵌入式領(lǐng)域的配合,未來(lái)幾年賽靈思的市場(chǎng)份額將進(jìn)一步擴(kuò)大。作為可編程FPGA的發(fā)明者和Fabless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者,賽靈思(Xilinx)一直都是行業(yè)的創(chuàng)新先鋒企業(yè)。29年來(lái),賽靈
在半導(dǎo)體行業(yè),聯(lián)電(UMC)算不上往往與最先進(jìn)的技術(shù)搭不上邊,不過(guò)這一次,臺(tái)灣代工廠準(zhǔn)備走在世界前列了。IBM、聯(lián)電今天共同宣布,聯(lián)電將加入IBM技術(shù)開(kāi)發(fā)聯(lián)盟,共同參與10nm CMOS工藝的開(kāi)發(fā)。IBM技術(shù)開(kāi)發(fā)聯(lián)盟是一個(gè)由
在半導(dǎo)體行業(yè),聯(lián)電(UMC)算不上往往與最先進(jìn)的技術(shù)搭不上邊,不過(guò)這一次,臺(tái)灣代工廠準(zhǔn)備走在世界前列了。IBM、聯(lián)電今天共同宣布,聯(lián)電將加入IBM技術(shù)開(kāi)發(fā)聯(lián)盟,共同參與10nm CMOS工藝的開(kāi)發(fā)。IBM技術(shù)開(kāi)發(fā)聯(lián)盟是一個(gè)由
FPGA在系統(tǒng)中表現(xiàn)出的特性是由芯片制造的半導(dǎo)體工藝決定的,當(dāng)然它們之間的關(guān)系比較復(fù)雜。過(guò)去,在每一節(jié)點(diǎn)會(huì)改進(jìn)工藝的各個(gè)方面,每一新器件的最佳工藝選擇是尺寸最小的最新工藝?,F(xiàn)在,情況已不再如此。取而代之的
聯(lián)電與IBM昨(13)日共同宣布,聯(lián)電將加入IBM技術(shù)開(kāi)發(fā)聯(lián)盟共同開(kāi)發(fā)10nm(納米)CMOS制程技術(shù)。 聯(lián)電表示,將指派工程團(tuán)隊(duì)加入位于美國(guó)紐約州阿爾巴尼(Albany, New York)的10納米研發(fā)計(jì)劃,而聯(lián)電14納米FinFET與
晶圓代工龍頭臺(tái)積電(2330)今(11日)召開(kāi)股東會(huì),董事長(zhǎng)張忠謀(見(jiàn)附圖)也于股東會(huì)中向股東報(bào)告臺(tái)積未來(lái)在先進(jìn)制程的進(jìn)度。他表示,臺(tái)積于去年11月,即開(kāi)始采用20奈米系統(tǒng)單晶片制程,為客戶(hù)生產(chǎn)測(cè)試晶片,并預(yù)計(jì)于2014
2015年起,晶圓代工產(chǎn)業(yè)在16/14納米制程競(jìng)爭(zhēng)將轉(zhuǎn)趨激烈!巴克萊資本證券陸行之指出,盡管臺(tái)積電在28/20納米龍頭地位仍難以撼動(dòng),但隨著英特爾14納米產(chǎn)能從明(2014)年下半年開(kāi)出,蘋(píng)果與Altera預(yù)計(jì)將從2015年下半年
益華電腦(Cadence Design Systems)宣布,該公司的系統(tǒng)芯片開(kāi)發(fā)工具已經(jīng)通過(guò)臺(tái)積電(TSMC) 16納米 FinFET 制程的設(shè)計(jì)參考手冊(cè)(design rule manual,DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達(dá)成工具認(rèn)證里程碑
益華電腦(Cadence Design Systems)宣布,該公司的系統(tǒng)晶片開(kāi)發(fā)工具已經(jīng)通過(guò)臺(tái)積電(TSMC) 16奈米 FinFET 制程的設(shè)計(jì)參考手冊(cè)(design rule manual,DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達(dá)成工具認(rèn)證里程碑