Avago Technologies(安華高科技)于6月28日宣布,它已經(jīng)率先在65 nm CMOS工藝技術(shù)中驗(yàn)證了其SerDes核心。這一重大里程碑推進(jìn)了SerDes (串行/解串) ASIC核心設(shè)計(jì)的發(fā)展,使其從當(dāng)前的90 nm主流工藝技術(shù)進(jìn)入到了65 n
Ingenient和TI合作的便攜式媒體播放器(PMP)設(shè)計(jì)解決方案采用基于DaVinci技術(shù)的處理器TMS320DM644x,提供高效率高質(zhì)量的多媒體,適用于高端數(shù)字媒體產(chǎn)品.解決方案還包括TI的AIC33立體聲編譯碼器(CODEC),TVP5160視頻譯碼
從我1999年進(jìn)入華為,到后來(lái)去了其他公司,再回到華為,我從來(lái)沒(méi)換過(guò)業(yè)務(wù)領(lǐng)域。我一直認(rèn)為,我在近二十年的時(shí)間里一直堅(jiān)持做我的老本行,并非因?yàn)槲冶绕渌烁斆骰蚋趭^,而是比我更優(yōu)秀、能抓住更多機(jī)會(huì)的人走向了別的崗位,我是被剩下的。當(dāng)然,在華為能被剩下,也是一件很不容易的事情。
摘 要:隨著電子技術(shù)的迅速發(fā)展,電子設(shè)計(jì)和電子測(cè)量技術(shù)不斷得到提高,對(duì)信號(hào)的質(zhì)量問(wèn)題引起了更多的注意。本文針對(duì)電路設(shè)計(jì)和測(cè)量中經(jīng)常碰到的信號(hào)邊沿抖動(dòng)問(wèn)題,系統(tǒng)分析了這一常見(jiàn)現(xiàn)象的產(chǎn)生機(jī)理和危害。在總結(jié)
摘 要:隨著電子技術(shù)的迅速發(fā)展,電子設(shè)計(jì)和電子測(cè)量技術(shù)不斷得到提高,對(duì)信號(hào)的質(zhì)量問(wèn)題引起了更多的注意。本文針對(duì)電路設(shè)計(jì)和測(cè)量中經(jīng)常碰到的信號(hào)邊沿抖動(dòng)問(wèn)題,系統(tǒng)分析了這一常見(jiàn)現(xiàn)象的產(chǎn)生機(jī)理和危害。在總結(jié)
1 前言近些年來(lái),冶金行業(yè)的自動(dòng)化系統(tǒng)的應(yīng)用發(fā)展得越來(lái)越快,生產(chǎn)中各環(huán)節(jié)的監(jiān)控系統(tǒng)應(yīng)用也越來(lái)越多。由于串行通訊方式實(shí)現(xiàn)方便,系統(tǒng)費(fèi)用低,所以許多監(jiān)控系統(tǒng)大都采用串行通訊技術(shù)來(lái)實(shí)現(xiàn)。但因以太網(wǎng)及現(xiàn)場(chǎng)總線的
硬盤讀寫頭、微顯示器(Microdisplays)和微量噴墨頭,目前占據(jù)著70%以上的MEMS市場(chǎng)。而汽車電子、移動(dòng)通訊、消費(fèi)電子、以及醫(yī)療檢測(cè)等領(lǐng)域,將是MEMS技術(shù)產(chǎn)業(yè)化應(yīng)用的新熱點(diǎn)。ST微電子MEMS事業(yè)單位前道技術(shù)和制造總監(jiān)
引言隨著現(xiàn)代電子技術(shù)的應(yīng)用和發(fā)展,數(shù)字信號(hào)處理的內(nèi)容日益復(fù)雜,而adc是實(shí)現(xiàn)從模擬到數(shù)字轉(zhuǎn)換的一個(gè)必然過(guò)程。針對(duì)這種情況,利用數(shù)字信號(hào)處理器和可編程邏輯器件提出了多路adc系統(tǒng)的設(shè)計(jì)方法,實(shí)現(xiàn)了對(duì)動(dòng)態(tài)多路模
成品率下滑已成為當(dāng)今納米集成電路設(shè)計(jì)中面臨的最大挑戰(zhàn)之一。如何在研發(fā)高性能IC 同時(shí)保證較高的成品率已成為近年來(lái)學(xué)術(shù)界及工業(yè)界關(guān)注的熱點(diǎn)問(wèn)題。 一 芯片成品率在電子產(chǎn)品生產(chǎn)中,成品率問(wèn)題由于與生產(chǎn)成本以及企
本文介紹一種通過(guò)分析和修改GCC編譯工具,實(shí)現(xiàn)程序插裝的新方法。該方法具有批量自動(dòng)插裝,插裝與編譯連接緊密結(jié)合,適用語(yǔ)言廣泛等優(yōu)點(diǎn)。最后具體討論了如何在ARM嵌入式程序中實(shí)現(xiàn)程序插裝,并給出修改GCC的源代碼。
隨著集成電路制造技術(shù)的發(fā)展,對(duì)設(shè)計(jì)提出了更多的挑戰(zhàn),隨著設(shè)計(jì)復(fù)雜度的增加,又提出了片上系統(tǒng)(SoC)的概念。為了加速設(shè)計(jì)收斂,設(shè)計(jì)重用、可測(cè)性設(shè)計(jì)、可驗(yàn)證性設(shè)計(jì)和可維護(hù)性設(shè)計(jì)得到了更多重視。本文以VerilogHD
摘要:隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展,在涉及通信、國(guó)防、航天、工業(yè)自動(dòng)化、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中,EDA技術(shù)的含量正以驚人的速度上升,它已成為當(dāng)今電子技術(shù)發(fā)展的前沿之一。本文首先闡述
中為需要做設(shè)計(jì)重用或者希望保留上次實(shí)現(xiàn)結(jié)果的模塊設(shè)定Partition屬性。Partition設(shè)定的對(duì)象可以是設(shè)計(jì)中任意層次的任意模塊,這些設(shè)計(jì)可以是HDL代碼、EDIF網(wǎng)表,甚至是原理圖格式。為設(shè)計(jì)模塊設(shè)定了Partition屬性以
SmafiGuide是ISE中另外一種設(shè)計(jì)重用技術(shù),它根據(jù)戶指定的NCD文件來(lái)指導(dǎo)新的布局布線過(guò),從而達(dá)到以較短的時(shí)間實(shí)現(xiàn)時(shí)序收斂.刈于一些比較敏感的時(shí)序路徑或布局也會(huì)自動(dòng)地進(jìn)行調(diào)整,以便滿足時(shí)序要求.該技術(shù)適用于后明
時(shí)序收斂(Timing Closure)指時(shí)序的不斷逼近,原理是采用多次迭代(循環(huán))的技術(shù)。因此時(shí)序收斂就是一個(gè)不斷反復(fù)的過(guò)程,以確保設(shè)計(jì)中的每個(gè)路徑都滿足時(shí)序要求。Xplorer是Xilinx定義的,嵌入在ISE工具中時(shí)序收斂設(shè)計(jì)流
Xilinx在Xplorer技術(shù)的基礎(chǔ)上推出了更為強(qiáng)大的SmartXplorer技術(shù),它不僅在提高時(shí)序性能和縮短運(yùn)行時(shí)間上比Xplorer做得更好,而且支持將任務(wù)分配到不同的機(jī)器上并行執(zhí)行。目前SmartXplorer還只能通過(guò)命令行來(lái)操作,而
目前,己經(jīng)有很多EDA工具可對(duì)電路中信號(hào)完整性問(wèn)題進(jìn)行深入細(xì)致的分析,這些工具主要包括布線前和布線后的信號(hào)完整性(51)分析和系統(tǒng)級(jí)ST工具等。使用布線前SI分析工具可以根據(jù)設(shè)計(jì)對(duì)信號(hào)完整性與時(shí)序的要求,在布線前
隨著FPGA設(shè)計(jì)速度不斷提高,信號(hào)傳輸?shù)馁|(zhì)量(信號(hào)完整性)問(wèn)題顯得越來(lái)越重要.為了保證高速信號(hào)完整性,通常在印制電路板(PCB)上進(jìn)行阻抗匹配,以減小信號(hào)的反射和振蕩.盡管大量的匹配電阻保證了信號(hào)的完整性,但也增加了印
ADRF5024和ADRF5025采用固有的反射式架構(gòu),工作溫度范圍為 –40°C 至105°C 。所有引腳均具有強(qiáng)固的靜電放電 (ESD) 保護(hù)。器件標(biāo)稱電源電壓為 ±3.3 V,電源電流低于120 μA (典型值)。器件使用標(biāo)準(zhǔn)的正邏輯控制電壓,簡(jiǎn)化了接口設(shè)計(jì)。
前 言 嵌入式系統(tǒng)的開(kāi)發(fā)最終需要將編譯好的代碼下載到具體的微控制器芯片上,而不同廠家的微控制器芯片有不同的下載方式。隨著技術(shù)的發(fā)展和應(yīng)用需求的更新,用戶程序加載趨向于在線編程的方式,越來(lái)