(1.重慶郵電學院 重慶 400065;2.信息產業(yè)部電子二十四所 重慶 400060) 摘 要:介紹了一種采用BiCMOS工藝技術制造的具有較大的驅動能力、轉換速率和較低的功耗的AB類輸出級。他是利用跨導線性原理實現(xiàn)自適應偏
【導讀】該Fab將耗資4億美元,預計每月投產3000片,此前的0.18微米生產線將主要專注于電源管理類、雙極類以及BiCMOS類芯片,而新Fab將主要用來生產RFD、智能卡以及工業(yè)級芯片。 摘要: 該Fab將耗資4億美元,預計
2012年,面臨國內外半導體市場增速大幅放緩的不利影響,中國IC制造業(yè)整體仍然保持了穩(wěn)定增長的勢頭,銷售規(guī)模已超過500億元,達到501.1億元,較2011年的431.6億元,增長了16.1%。2013年前三季度,IC制造業(yè)規(guī)模達到45
LM358和LMV358有什么區(qū)別?LMV358為低電壓,但應該不能算mos器件。工藝上叫BICMOS工藝。具體區(qū)別可以查看對比一下兩者的datasheet。
采用TDA7388調頻立體聲解碼器
意法半導體(STMicroelectronics,ST)與CMP(Circuits Multi Projets®)攜手宣布,大專院校、研究實驗室及企業(yè)可通過CMP提供的芯片中介服務使用意法半導體的28納米(nm)CMOS制程開發(fā)芯片設計。雙方在上一代CMOS合作項
意法半導體(STMicroelectronics,ST)與CMP(Circuits Multi Projets?)攜手宣布,大專院校、研究實驗室及企業(yè)可通過CMP提供的芯片中介服務使用意法半導體的28納米(nm)CMOS制程開發(fā)芯片設計。雙方在上一代CMOS合作
為了提高運算放大器的驅動能力,依據(jù)現(xiàn)有CMOS集成電路生產線,介紹一款新型BiCMOS集成運算放大電路設計,探討B(tài)iCMOS工藝的特點。在S-Edit中進行“BiCMOS運放設計”電路設計,并對其電路各個器件參數(shù)進行調
摘要:為了提高運算放大器的驅動能力,依據(jù)現(xiàn)有CMOS集成電路生產線,介紹一款新型BiCMOS集成運算放大電路設計,探討B(tài)iCMOS工藝的特點。在S-Edit中進行“BiCMOS運放設計”電路設計,并對其電路各個器件參數(shù)
據(jù)國外媒體報道,日前,俄羅斯芯片制造商JSCMikron宣布與意法半導體合資的90nm8寸生產線將于2011年年底前投片。此前雙方曾于2006年合資開展0.18微米制程工藝。該Fab將耗資4億美元,預計每月投產3000片,此前的0.18微
據(jù)國外媒體報道,日前,俄羅斯芯片制造商JSC Mikron宣布與意法半導體合資的90nm 8寸生產線將于2011年年底前投片。此前雙方曾于2006年合資開展0.18微米制程工藝。該Fab將耗資4億美元,預計每月投產3000片,此前的0.18
據(jù)國外媒體報道,日前,俄羅斯芯片制造商JSC Mikron宣布與意法半導體合資的90nm 8寸生產線將于2011年年底前投片。此前雙方曾于2006年合資開展0.18微米制程工藝。該Fab將耗資4億美元,預計每月投產3000片,此前的0.18
據(jù)國外媒體報道,日前,俄羅斯芯片制造商JSC Mikron宣布與意法半導體合資的90nm 8寸生產線將于2011年年底前投片。此前雙方曾于2006年合資開展0.18微米制程工藝。 該Fab將耗資4億美元,預計每月投產3000片,此前的0.
在模擬及數(shù)/?;旌霞呻娐吩O計中,電壓基準是非常重要的電路模塊之一,而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點,廣泛應用在LDO及DC-DC集成穩(wěn)壓器、射頻電路、高精度A/D
在模擬及數(shù)/?;旌霞呻娐吩O計中,電壓基準是非常重要的電路模塊之一,而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點,廣泛應用在LDO及DC-DC集成穩(wěn)壓器、射頻電路、高精度A/D
采用Xfab O.35μm BiCMOS工藝設計了一種高電源抑制比(PSRR)、低溫漂、輸出0.5 V的帶隙基準源電路。該設計中,電路采用新型電流模帶隙基準,解決了傳統(tǒng)電流模帶隙基準的第三簡并態(tài)的問題,且實現(xiàn)了較低的基準電壓;增加了修調電路,實現(xiàn)了基準電壓的微調。利用Cadence軟件對其進行仿真驗證,其結果顯示,當溫度在-40~+120℃范圍內變化時,輸出基準電壓的溫度系數(shù)為15 ppm/℃;電源電壓在2~4 V范圍內變化時,基準電壓擺動小于O.06 mV;低頻下具有-102.6 dB的PSRR,40
采用Xfab O.35μm BiCMOS工藝設計了一種高電源抑制比(PSRR)、低溫漂、輸出0.5 V的帶隙基準源電路。該設計中,電路采用新型電流模帶隙基準,解決了傳統(tǒng)電流模帶隙基準的第三簡并態(tài)的問題,且實現(xiàn)了較低的基準電壓;增加了修調電路,實現(xiàn)了基準電壓的微調。利用Cadence軟件對其進行仿真驗證,其結果顯示,當溫度在-40~+120℃范圍內變化時,輸出基準電壓的溫度系數(shù)為15 ppm/℃;電源電壓在2~4 V范圍內變化時,基準電壓擺動小于O.06 mV;低頻下具有-102.6 dB的PSRR,40
基于柵壓控制MOS管等效電阻實現(xiàn)放大器輸出電阻和射極電阻同時改變的原理,構造一種新型可變增益放大器,通過控制電路和穩(wěn)壓電路提高了增益動態(tài)范圍和電路穩(wěn)定性。采用UMC O.5μm BiCMOS工藝,使用HSpice軟件仿真,結果表明該放大器可在O~70μA的較小控制電流下實現(xiàn)增益在O~66 dB寬范圍內連續(xù)變化,帶寬超過73 MHz,具有良好的線性度。