關(guān)閉

全棧芯片工程師

所屬頻道 公眾號(hào)精選

  • 【FPGA】記錄VIVADO SDK燒錄問題

    周末把OV的CIS OV5640撿起來玩一玩，遇到點(diǎn)燒錄問題，記錄并分享一下，避免以后再遇到同樣問題，浪費(fèi)時(shí)間定位。

  • UART通信協(xié)議及SoC仿真

    通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmitter），通常稱作UATR，是一種串行、異步、全雙工的收發(fā)器。全雙工的UART支持同時(shí)雙向通信，是嵌入式系統(tǒng)必不可少的debug接口。

  • UART通信協(xié)議及SoC仿真

    通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmitter），通常稱作UATR，是一種串行、異步、全雙工的收發(fā)器。全雙工的UART支持同時(shí)雙向通信，是嵌入式系統(tǒng)必不可少的debug接口。

  • RC抽取工藝文件(一）

    最近產(chǎn)品類文章寫得偏多，回歸下技術(shù)文章，最近有朋友在問：沒有qrcTechfile文件，用captable可以不？沒有指定process node可以不？

  • RISC-V取指剩余緩存技術(shù)

    為了提高代碼密度，處理器選擇支持16位的壓縮指令集，因此程序會(huì)出現(xiàn)32bit和16bit同時(shí)出現(xiàn)的場(chǎng)景，32bit指令可能存在與32位地址邊界不對(duì)齊的情況，E203采用剩余緩存技術(shù)（Leftover Buffer）。ITCM小編采用SMIC的64bit SRAM實(shí)現(xiàn)，讀一次有64bit數(shù)據(jù)即2條指令，SRAM有讀保持功能，不用外部再次寄存從而節(jié)省64bit寄存器。注意，每8個(gè)byte為一個(gè)lane。

  • 解析MIPI C-PHY(一）

    DPHY是源同步系統(tǒng)(有同步時(shí)鐘通道clock lane)，為了提高帶寬，CPHY沒有同步時(shí)鐘clock lane，時(shí)鐘是嵌入到數(shù)據(jù)中的，當(dāng)然也涉及到數(shù)據(jù)編解碼。DPHY是1個(gè)時(shí)鐘lane，1/2/4對(duì)數(shù)據(jù)lane，接收端根據(jù)時(shí)鐘邊沿采樣數(shù)據(jù)，比如尋找0xb8的同步頭。而MIPI CPHY不帶時(shí)鐘lane，必先恢復(fù)時(shí)鐘，然后用恢復(fù)時(shí)鐘采樣數(shù)據(jù)(尋找0xb8的同步頭)，然后進(jìn)行數(shù)據(jù)解碼。

  • 解析異步電路設(shè)計(jì)

    最經(jīng)典的2DFF 1-bit同步器如下，下圖結(jié)構(gòu)通常用于單bit控制信號(hào)的異步處理：

  • RISC-V強(qiáng)大的原子指令

    RISC-V 把原子指令劃分成單獨(dú)的指令擴(kuò)展，命名為 'A'。該擴(kuò)展中主要包含兩部分，一個(gè) LR/SC 指令，即Load-Reserved/Store-Conditional，另外一個(gè)是 AMO 指令，RV32A 有兩種類型的原子操作：

  • MIPI CSI2協(xié)議

    來源：公眾號(hào)瓜大三哥，版權(quán)歸瓜大三哥所有1MIPI簡(jiǎn)介2MIPICSI-2簡(jiǎn)介2.1MIPICSI-2的層次結(jié)構(gòu)2.2??CSI-2協(xié)議層2.3??打包/解包層2.4??LLP（LowLevelProtocol）層2.5??通道管理（LaneManagement）層2.6??物理...

  • MIPI D-PHY協(xié)議

    文章轉(zhuǎn)自知乎[MIPI自學(xué)筆記]，作者IEEE1364https://zhuanlan.zhihu.com/p/926820471?MIPI概述MIPI是MobileIndustryProcessorInterface的縮寫，即移動(dòng)行業(yè)處理器接口，是MIPI聯(lián)盟發(fā)起的為移動(dòng)應(yīng)用處...

  • 國內(nèi)最大規(guī)模OPC上云，5000核并行，效率提升53倍

    上一篇《EDA云實(shí)證Vol.1：從30天到17小時(shí)，如何讓HSPICE仿真效率提升42倍？》里，我們幫一家DesignHouse提高了使用HSPICE進(jìn)行芯片設(shè)計(jì)仿真的效率。而設(shè)計(jì)好的集成電路圖案需要通過光刻機(jī)轉(zhuǎn)印到晶圓上才能完成制造，這就是芯片制造中最重要的一個(gè)步驟——光刻。在...

  • 下一個(gè)名譽(yù)全球的國產(chǎn)SoC接班人會(huì)是你嗎？

    隨著大數(shù)據(jù)AI處理和智能交互需求的提升，部分設(shè)備智能化升級(jí)過程中，原MCU方案將被SoC代替，或者SoC與MCU配合使用，其中SoC運(yùn)算處理數(shù)據(jù)，MCU負(fù)責(zé)收集數(shù)據(jù)與簡(jiǎn)單控制。市場(chǎng)規(guī)模和結(jié)構(gòu)：2017年全球SoC市場(chǎng)規(guī)模為1318.3億美元，預(yù)計(jì)2023年增長到2072.1億美元...

  • 芯片片上SRAM存儲(chǔ)概略及生成使用實(shí)踐 （上）

    芯片是一個(gè)龐雜的系統(tǒng)，體量分布非常寬泛，從百十個(gè)gate的數(shù)?；旌闲酒ㄆ┤纾篜MU，sensor等等）一路到上百億門的復(fù)雜高端數(shù)字芯片（譬如：蘋果Axx，麒麟：9xx，聯(lián)發(fā)科：天璣系列抑或各個(gè)巨大無比的NP網(wǎng)絡(luò)芯片等等）同樣的芯片，也可以從不同維度進(jìn)行區(qū)分，譬如：邏輯功能分類（...

  • 詳解NLDM/CCS library model

    隨著工藝節(jié)點(diǎn)下降到65nm以后，傳統(tǒng)的NLDMmodel不再精確，Synopsys提出了基于電流源模型的CompositeCurrentSource(CCS)，集timing/power/noise于一體，精確度更高，與SPICE的誤差可以達(dá)到±2%。什么是TimingModel...

  • 【DFT】Scan?reorder導(dǎo)致的形式驗(yàn)證失敗

    我們可以在做布局之前通過讀入scandef或者其他方式來告訴工具掃描鏈的起止信息，然后在Place的時(shí)候啟動(dòng)scanreorder，讓工具對(duì)掃描鏈進(jìn)行重排序以節(jié)省繞線資源。?關(guān)于scanreorder的設(shè)置/命令：Innovus：在布局之前設(shè)置：setPlaceMode-plac...