-
三星公布最新技術(shù)路線圖：7nm 規(guī)模量產(chǎn)、導(dǎo)入8nm LPU、引入GAAFET
日前，三星在日本舉辦了三星鑄造工廠論壇（SFF）2018年會(huì)，更新了技術(shù)路線圖。簡(jiǎn)單來(lái)說(shuō)，主要有三點(diǎn)，一是基于EUV技術(shù)的7nm制程工藝會(huì)在接下來(lái)幾個(gè)季度內(nèi)大規(guī)模量產(chǎn)（初期EUV僅用于選擇層），二是導(dǎo)
-
為實(shí)現(xiàn)未來(lái)智能系統(tǒng)，格芯擴(kuò)展FinFET產(chǎn)品新特性
格芯近日在其年度全球技術(shù)大會(huì)(GTC)上宣布計(jì)劃在其14/12nm FinFET產(chǎn)品中引入全套新技術(shù)，這是公司加強(qiáng)差異化投資的全新側(cè)重點(diǎn)之一。新工藝技術(shù)旨在為快速增長(zhǎng)市場(chǎng)(如超大規(guī)模數(shù)據(jù)中心和自動(dòng)駕駛汽車)應(yīng)用提供更好的可擴(kuò)展性和性能。
-
新思科技攜手IBM，通過(guò)DTCO創(chuàng)新加速后FinFET工藝開(kāi)發(fā)
新思科技(Synopsys, Inc.)今日宣布與IBM攜手，將設(shè)計(jì)與工藝聯(lián)合優(yōu)化 (DTCO，Design Technology Co-Optimization) 應(yīng)用于針對(duì)后FinFET工藝的新一代半導(dǎo)體工藝技術(shù)。
-
格芯重塑技術(shù)組合，重點(diǎn)關(guān)注日益增長(zhǎng)的差異化產(chǎn)品市場(chǎng)需求
格芯(GLOBALFOUNDRIES)今天宣布其轉(zhuǎn)型的重要一步，繼今年初湯姆·嘉菲爾德(Tom Caulfield)接任首席執(zhí)行官后，格芯正在重塑其技術(shù)組合，依照嘉菲爾德所闡述的戰(zhàn)略方向，重點(diǎn)關(guān)注為高增長(zhǎng)市場(chǎng)中的客戶提供真正的差異化產(chǎn)品。
-
FinFET存儲(chǔ)器的設(shè)計(jì)、測(cè)試 和修復(fù)方法
同任何IP模塊一樣，存儲(chǔ)器必須接受測(cè)試。但與很多別的IP模塊不同，存儲(chǔ)器測(cè)試不是簡(jiǎn)單的通過(guò)/失敗檢測(cè)。存儲(chǔ)器通常都設(shè)計(jì)了能夠用來(lái)應(yīng)對(duì)制程缺陷的冗余行列，從而使片上系統(tǒng)(SoC)良率提高到90%或更高。
-
三星FinFET工藝被判侵犯專利權(quán)，需賠償4億美金
三星與韓國(guó)科學(xué)技術(shù)院(KAIST)在FinFET工藝上的爭(zhēng)論由來(lái)已久，KAIST在訴訟中表示當(dāng)時(shí)還在KAIST工作的教授Lee Jong-ho在2001年向三星展示過(guò)FinFET技術(shù)，三星起初對(duì)FinFET工藝并不上心，但是后來(lái)看到英特爾的FinFET量產(chǎn)之后也加快了FinFET工藝開(kāi)發(fā)，三星使用了Lee Jong-ho教授的FinFET工藝為基礎(chǔ)改進(jìn)FinFET工藝，最終在2011年推出了跟Lee Jong-ho教授研發(fā)的FinFET工藝相近的FinFET技術(shù)。
-
FinFET技術(shù)面臨的挑戰(zhàn)與發(fā)展前景
FinFET技術(shù)是電子行業(yè)的下一代前沿技術(shù)，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢(shì)。英特爾已經(jīng)在22nm上使用了稱為“三柵”的FinFET技術(shù)，同時(shí)許多
-
格芯發(fā)布為IBM系統(tǒng)定制的14納米FinFET技術(shù)
美國(guó)加利福尼亞圣克拉拉，2017年9月20日 – 格芯(GLOBALFOUNDRIES)正在提供其為IBM的下一代服務(wù)器系統(tǒng)處理器定制的量產(chǎn)14納米高性能(HP)技術(shù)。這項(xiàng)雙方共同開(kāi)發(fā)的工藝專為IBM提供所需的超高性能和數(shù)據(jù)處理能力，從而在大數(shù)據(jù)和認(rèn)知計(jì)算的時(shí)代為IBM的云、商業(yè)和企業(yè)解決方案提供支持。
-
Intel Custom Foundry認(rèn)證適用于22FFL FinFET 低功耗工藝的Mentor物理驗(yàn)證工具
Mentor, a Siemens business 今天宣布，適用于新型 Intel® 22FFL(FinFET 低功耗)工藝技術(shù)的 Calibre® 物理驗(yàn)證平臺(tái)和 Analog FastSPICE™ (AFS™) 電路仿真平臺(tái)獲得了流片 Sign-off 認(rèn)證。
-
SoC系統(tǒng)開(kāi)發(fā)人員：FinFET對(duì)你來(lái)說(shuō)意味著什么？
大家都在談?wù)揊inFET——可以說(shuō)，這是MOSFET自1960年商用化以來(lái)晶體管最大的變革。幾乎每個(gè)人——除了仍然熱心于全耗盡絕緣體硅薄膜(FDSOI)的人，都認(rèn)為20 nm節(jié)點(diǎn)以后，F(xiàn)inFET將成為SoC的未來(lái)。但是對(duì)于要使用這些SoC的系統(tǒng)開(kāi)發(fā)人員而言，其未來(lái)會(huì)怎樣呢?
-
關(guān)于芯片的那些事兒
三星宣布，加入了11nm 工藝，性能比此前的14nm提升了15%，單位面積的功耗降低了10%。若要遵循摩爾定律繼續(xù)走下去，未來(lái)的半導(dǎo)體技術(shù)還會(huì)有多大所提升空間呢?
-
FinFET新工藝下的老問(wèn)題，芯片可靠性如何保證？
隨著更先進(jìn)工藝的芯片陸續(xù)進(jìn)入工業(yè)和汽車領(lǐng)域應(yīng)用，芯片制造商們正在努力解決新工藝下的先進(jìn)芯片的可靠性問(wèn)題
-
FinFET新工藝下的老問(wèn)題，芯片可靠性如何保證？
隨著更先進(jìn)工藝的芯片陸續(xù)進(jìn)入工業(yè)和汽車領(lǐng)域應(yīng)用，芯片制造商們正在努力解決新工藝下的先進(jìn)芯片的可靠性問(wèn)題，諸如EOS，ESD以及其他一些與電力相關(guān)的問(wèn)題，由于汽車和工業(yè)部門對(duì)電路的可靠性有著非常嚴(yán)格的要求，制造商必須重新審視先進(jìn)工藝制造的芯片潛在的有可能影響器件長(zhǎng)期使用可靠性的諸多因素。
-
FinFET布局和布線要經(jīng)受的重大考驗(yàn)
隨著高級(jí)工藝的演進(jìn)，電路設(shè)計(jì)團(tuán)隊(duì)在最先進(jìn)的晶片上系統(tǒng)內(nèi)加載更多功能和性能的能力日益增強(qiáng)。與此同時(shí)，他們同樣面臨許多新的設(shè)計(jì)挑戰(zhàn)。多重圖案拆分給設(shè)計(jì)實(shí)施過(guò)程帶來(lái)了許多重大布局限制，另外為降低功耗和提高性能而引入 FinFET 晶體管使之更加復(fù)雜，因?yàn)樗鼘?duì)擺設(shè)和布線流程帶來(lái)了更多的限制。適用于高級(jí)工藝設(shè)計(jì)的物理實(shí)現(xiàn)工具必須針對(duì)引入多重圖案拆分和 FinFET 后的擺設(shè)、布線、DFM、提取和時(shí)序進(jìn)行增強(qiáng)。
-
格芯交付7納米FinFET技術(shù)在即 與原14納米FinFET相比，將提升40%的性能
格芯今日宣布推出其具有7納米領(lǐng)先性能的(7LP)FinFET半導(dǎo)體技術(shù)，其40%的跨越式性能提升將滿足諸如高端移動(dòng)處理器、云服務(wù)器和網(wǎng)絡(luò)基礎(chǔ)設(shè)施等應(yīng)用的需求。設(shè)計(jì)套件現(xiàn)已就緒，
-
臺(tái)積電10nm產(chǎn)能有限 或迫使麒麟970改用12nm FinFET工藝
早前臺(tái)媒指華為海思只占臺(tái)積電營(yíng)收的5%左右，遠(yuǎn)低于蘋(píng)果、高通和聯(lián)發(fā)科等的貢獻(xiàn)，在聯(lián)發(fā)科都難以獲得10nm工藝產(chǎn)能的情況下，華為海思估計(jì)更難，如此其mate10手機(jī)要趕在9月份前后上市的話，麒麟970就只能采用臺(tái)積電的12nmFinFET生產(chǎn)了。
-
FinFET布局和布線要經(jīng)受各種挑戰(zhàn)
隨著高級(jí)工藝的演進(jìn)，電路設(shè)計(jì)團(tuán)隊(duì)在最先進(jìn)的晶片上系統(tǒng)內(nèi)加載更多功能和性能的能力日益增強(qiáng)。與此同時(shí)，他們同樣面臨許多新的設(shè)計(jì)挑戰(zhàn)。多重圖案拆分給設(shè)計(jì)實(shí)施過(guò)程帶來(lái)了許多重大布局限制，另外為降低功耗和提高性能而引入 FinFET 晶體管使之更加復(fù)雜，因?yàn)樗鼘?duì)擺設(shè)和布線流程帶來(lái)了更多的限制。
-
利用FinFET優(yōu)勢(shì)的六種方式
為了能夠充分發(fā)揮好工藝制程的功耗，性能和面積(PPA)上的優(yōu)勢(shì)， 必須要求我們的設(shè)計(jì)人員將有相關(guān)工藝知識(shí)的設(shè)計(jì)戰(zhàn)略和優(yōu)化的IP相結(jié)合，其中包括了標(biāo)準(zhǔn)元件庫(kù)和嵌入式存儲(chǔ)器。在這有六種方式去實(shí)現(xiàn)它。
-
Synopsys與TSMC共同開(kāi)發(fā)12nm FinFET制程的接口、模擬及基礎(chǔ)IP
新思科技近日宣布：與臺(tái)灣集成電路制造股份有限公司(TSMC)共同開(kāi)發(fā)用于TSMC 12FFC制程的DesignWare®接口、模擬及基礎(chǔ)IP。
-
SOI與FinFET技術(shù)誰(shuí)更優(yōu)
法國(guó)Soitec已實(shí)現(xiàn)FD-SOI晶園的高良率成熟量產(chǎn)，其300mm晶圓廠能夠支持28nm、22nm及更為先進(jìn)的節(jié)點(diǎn)上大規(guī)模采用FD-SOI技術(shù)。如今，全球有三家位于三大洲的公司能夠供應(yīng)FD-SOI晶圓，包括法國(guó)Soitec、日本信越半導(dǎo)體(SHE)、美國(guó)SunEdison。這三家公司均采用了行業(yè)標(biāo)準(zhǔn)的SOI晶園制造技術(shù)，智能剝離(Smart Cut™)。
