四代先進(jìn)工藝技術(shù)和3D IC以及第四代FinFET技術(shù)合作21ic訊 賽靈思公司宣布其與臺(tái)積公司( TSMC)已經(jīng)就7nm工藝和3D IC技術(shù)開(kāi)展合作,共同打造其下一代All Programmable FPGA、MPSoC和3D IC。該技術(shù)代表著兩家公司在先進(jìn)
目錄 1.比預(yù)期要差 半導(dǎo)體FinFET制程進(jìn)展緩慢 2.聯(lián)發(fā)科十核處理器Helio X20參數(shù)曝光 3.可以拋棄機(jī)械硬盤(pán)了 全球第一款6TB固態(tài)硬盤(pán)七月上市 4.中國(guó)手機(jī)市場(chǎng)飽和
新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設(shè)計(jì)量產(chǎn)投片(production tapeout),目前已有超過(guò)20家業(yè)界領(lǐng)導(dǎo)廠商運(yùn)用這個(gè)平臺(tái),成功
21ic訊 Mentor Graphics公司宣布,TSMC和Mentor Graphics已經(jīng)達(dá)到在 10nm EDA認(rèn)證合作的第一個(gè)里程碑。 Calibre® 實(shí)體驗(yàn)證和可制造性設(shè)計(jì) (DFM) 平臺(tái)以及 Analog FastSPICE™ (AFS™) 電路驗(yàn)證平臺(tái)(
新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設(shè)計(jì)量產(chǎn)投片(production tapeout),目前已有超過(guò)20家業(yè)界領(lǐng)導(dǎo)廠商運(yùn)用這個(gè)平臺(tái),成功完成超過(guò)100件FinFET投片。包括格羅方德半
21ic訊 全球領(lǐng)先的半導(dǎo)體、平板顯示和太陽(yáng)能光伏行業(yè)精密材料工程解決方案供應(yīng)商應(yīng)用材料公司,在加利福尼亞州圣何塞舉行的國(guó)際光學(xué)工程學(xué)會(huì)(SPIE)先進(jìn)光刻技術(shù)大會(huì)上,推出了業(yè)界首款在線3D掃描電子線寬量測(cè)系統(tǒng),成
彈性客制化 IC 領(lǐng)導(dǎo)廠商 (Flexible ASIC LeaderTM) 創(chuàng)意電子 (GUC) 與全球高速串聯(lián)解串器 (High-speed SerDes) 創(chuàng)新技術(shù)的領(lǐng)導(dǎo)者 Credo,于今日宣布,雙方運(yùn)用臺(tái)積電 (TSMC) 的 16納米 FinFET+ 制程技術(shù),共同合作開(kāi)發(fā)高性能網(wǎng)絡(luò)芯片設(shè)計(jì)解決方案。
目前手機(jī)處理器的發(fā)展已經(jīng)到了一個(gè)不上不下的關(guān)口,ARM的Cortex-A53、Cortex-A57均已經(jīng)不算新架構(gòu),也有相關(guān)產(chǎn)品在售。沒(méi)有革新的情況下,加大性能的代價(jià)就是功耗提升。除了工藝升級(jí)之外,筆者已經(jīng)想不到有什么方法能
近日消息,據(jù)digitimes報(bào)道,移動(dòng)裝置如智能手機(jī)、平板電腦等應(yīng)用領(lǐng)域,對(duì)于半導(dǎo)體芯片的需求走到超低功耗,制程技術(shù)從28納米制程,到20納米制程,將于2015年進(jìn)入第一代3D設(shè)計(jì)架構(gòu)的FinFET制程,也就是14/16納米世代
繼與海思16nm合作之后,臺(tái)積電16nm更近了。近日消息,臺(tái)積電聯(lián)合CEO魏哲家(CC Wei)宣布,將在2015年第二季度或者第三季度初批量投產(chǎn)下一代工藝16nm FinFET,將成為僅次于Intel 14nm的最先進(jìn)制造技術(shù)。根據(jù)今天發(fā)布的
臺(tái)積16納米 提前明年Q2量產(chǎn)臺(tái)積電提前試產(chǎn)16納米制程,并加速相關(guān)產(chǎn)能建置腳步。設(shè)備商透露,臺(tái)積電16納米產(chǎn)能預(yù)定明年第1季拉升至每月5萬(wàn)片,量產(chǎn)時(shí)程可望推進(jìn)至明年第2季,比預(yù)定時(shí)間提前一季,將承接蘋(píng)果下世代處
令設(shè)計(jì)者受益于先進(jìn)制程的更高性能、更低功耗以及更小設(shè)計(jì)面積Cadence設(shè)計(jì)系統(tǒng)公司今日宣布為臺(tái)積電16納米FinFET+ 制程推出一系列IP組合。 Cadence所提供的豐富IP組合能使系統(tǒng)和芯片公司在16納米FF+的先進(jìn)制程上相比
雙方在10納米FinFET工藝上的合作可使客戶即刻啟動(dòng)設(shè)計(jì)Cadence設(shè)計(jì)系統(tǒng)公司今日宣布,其數(shù)字和定制/模擬分析工具已通過(guò)臺(tái)積電公司16FF+制程的V0.9設(shè)計(jì)參考手冊(cè)(Design Rule Manual,DRM) 與SPICE認(rèn)證,相比于原16納
Virtuoso Liberate特性分析解決方案搭配Spectre電路模擬器倍增16納米FinFET單元庫(kù)的特性分析速度亮點(diǎn):• 輸出單元庫(kù)符合臺(tái)積電對(duì)16納米FinFET STA關(guān)聯(lián)性的嚴(yán)格的精度目標(biāo)• Cadence的16納米FinFET v1.0單元
日前,全球首顆以16納米鰭式場(chǎng)效晶體管(FinFET)的ARM架構(gòu)網(wǎng)絡(luò)芯片成果產(chǎn)出,這是由臺(tái)積電幫助海思半導(dǎo)體雙方合作后的成果。根據(jù)設(shè)備廠透露,這個(gè)成果表明了臺(tái)積電的16納米技術(shù)在面對(duì)英特爾以及三星的強(qiáng)力壓力下,已
21ic訊—2014年9月25日,Mentor Graphics公司宣布,基于臺(tái)積電(TSMC)的SPICE仿真工具認(rèn)證程序,Analog FastSPICE (AFS™)平臺(tái)(包括AFS Mega及Eldo®)通過(guò)了16nm FinFET+V0.9工藝制程認(rèn)證。V1.0的認(rèn)證正在
21ic訊 Mentor Graphics公司(NASDAQ:MENT)今日宣布,基于臺(tái)積電(TSMC)的SPICE仿真工具認(rèn)證程序,Analog FastSPICE (AFS™)平臺(tái)(包括AFS Mega及Eldo®)通過(guò)了16nm FinFET+V0.9工藝制程認(rèn)證。V1.0的認(rèn)證正在
和20納米標(biāo)準(zhǔn)晶體管比較,3D 16納米 FinFET具有更高性能、更低動(dòng)態(tài)功耗,更小晶體管體積等優(yōu)點(diǎn)。近日,Sidense公司就采用16納米CMOS FinFET工藝技術(shù)制造的測(cè)試芯片,成功演示了1T-OTP位單元架構(gòu)的讀寫(xiě)能力。Sidense
三星電子(Samsung Electronics)將于11月推出先進(jìn)代工制程14納米鰭式場(chǎng)效電晶體(FinFET)樣品,而此次應(yīng)用14納米制程的應(yīng)用處理器(AP)試制品,也傳出將先提供給高通(Qualcomm)、蘋(píng)果(Apple)、超微(AMD)等主要客戶。據(jù)韓
Needham&Co.半導(dǎo)體設(shè)備分析師EdwinMok27日針對(duì)晶圓代工領(lǐng)域提出了透徹分析,認(rèn)為相關(guān)的半導(dǎo)體設(shè)備訂單有望在今(2014)年下半年攀高,但16/14奈米FinFET(鰭式場(chǎng)效電晶體)訂單卻將遞延一季。barron`s.com報(bào)導(dǎo),Mok發(fā)表研