關(guān)閉

芯片驗(yàn)證工程師

所屬頻道 公眾號(hào)精選

  • 什么是CISC和RISC的體系結(jié)構(gòu)？它們彼此之間有何不同？

    CISC?[ComplexinstructionsetComputing]CISC?[ComplexinstructionsetComputing]是指復(fù)雜指令集計(jì)算。1.具有非常多的指令，以滿足各領(lǐng)域需求。2.簡(jiǎn)化了編譯器來提高性能，因?yàn)槭褂靡恍└呒?jí)指令能夠減少指令的個(gè)數(shù)（單個(gè)...

  • 6個(gè)不該有的驗(yàn)證誤區(qū)

    01這是經(jīng)過硅驗(yàn)證的IP，無需進(jìn)行完備的測(cè)試和覆蓋你確定所有功能cross場(chǎng)景是否都經(jīng)過硅驗(yàn)證么。你確定應(yīng)用場(chǎng)景和外部約束都沒有變化么？02tapeout出去的是RTL流片，無需檢視驗(yàn)證環(huán)境，只要檢視驗(yàn)證計(jì)劃就足夠了70%的時(shí)間花在驗(yàn)證上，其中相當(dāng)多的時(shí)間花在開發(fā)測(cè)試平臺(tái)上、可重...

  • 靜態(tài)時(shí)序分析（STA）和門級(jí)仿真（Gate-level?Simulation，GLS）有什么區(qū)別？

    門級(jí)仿真:1、門級(jí)仿真無法測(cè)試所有的場(chǎng)景，因?yàn)樗蕾囉谳斎氲臏y(cè)試向量。2、進(jìn)行精確時(shí)序的仿真速度很慢，而且需要大量的服務(wù)器內(nèi)存。3、適合檢查不同時(shí)鐘域之間的異步接口。4、需要大量的計(jì)算資源（CPU時(shí)間、磁盤空間等）。5、能夠可以幫助驗(yàn)證綜合過程中設(shè)置的時(shí)序約束，如falsepat...

  • SystemVerilog中package import和`include方式的差異

    我們經(jīng)常遇到的問題就是：我應(yīng)該怎么加載我定義的class，是用import的方式還是`include的方式？為了解答這個(gè)問題，首先應(yīng)該對(duì)systemverilog的類型機(jī)制有更多的了解，特別是強(qiáng)弱類型轉(zhuǎn)換機(jī)制(strongandweaktyping)。在編程語言中，相反于在不同類...

  • Verilog?面試問題

    1、Verilogtask和Verilogfunction有什么區(qū)別？1.function應(yīng)在一個(gè)仿真時(shí)間單元內(nèi)執(zhí)行，task可以包含時(shí)序控制語句。2.function無法啟用task，task可以啟用其他task或function。3.function應(yīng)返回一個(gè)單個(gè)值，task...

  • Verilog面試題：請(qǐng)問至少需要深度為多少的FIFO

    兩個(gè)系統(tǒng)（SystemA和SystemB），使用兩個(gè)不同的時(shí)鐘clkA(100MHz)和clkB(70MHz)。這兩個(gè)時(shí)鐘彼此之間都是異步的。數(shù)據(jù)必須從SystemA傳遞到SystemB。SystemA能夠在100個(gè)時(shí)鐘周期內(nèi)寫入70個(gè)word的數(shù)據(jù)，而SystemB在每個(gè)時(shí)鐘周...

  • 當(dāng)你發(fā)現(xiàn)一個(gè)bug，該怎么和設(shè)計(jì)溝通？

    驗(yàn)證工程師的任務(wù)是發(fā)現(xiàn)所有的設(shè)計(jì)bug。為此驗(yàn)證工程師必須要理解設(shè)計(jì)，并且和設(shè)計(jì)進(jìn)行密切地合作。?驗(yàn)證工程師對(duì)于設(shè)計(jì)的理解分為兩次層次，規(guī)格級(jí)別（?specificationlevel?）和RTL實(shí)現(xiàn)級(jí)別（implementationlevel?）?規(guī)格級(jí)別規(guī)定了設(shè)計(jì)的整體功能。...

  • 數(shù)字芯片驗(yàn)證項(xiàng)目中設(shè)計(jì)驗(yàn)證的比例應(yīng)該是多少？

    一些團(tuán)隊(duì)中的工程師既擔(dān)任設(shè)計(jì)又擔(dān)任驗(yàn)證，在編寫HDL后順便執(zhí)行驗(yàn)證。而另外的一些團(tuán)隊(duì)使用獨(dú)立的驗(yàn)證團(tuán)隊(duì)，相比設(shè)計(jì)人員同時(shí)扮演雙重角色有明顯的優(yōu)勢(shì)：?一、驗(yàn)證是一個(gè)獨(dú)立的工種，需要具有和設(shè)計(jì)完全不同的很多技能，其中最主要的只有兩件事（1、創(chuàng)造完備的輸入激勵(lì)場(chǎng)景；2、進(jìn)行完備的功能檢...

  • 芯片中測(cè)試（test）和驗(yàn)證(verification)有什么不同 ?

    在數(shù)字芯片中很多事情都可以稱之為verificaiton，例如?functionalverificationtimingverificationtestverification一般在中文里面為了方便區(qū)分，我們可以分別稱之為功能驗(yàn)證、時(shí)序檢查和芯片測(cè)試。芯片測(cè)試的重點(diǎn)是快速檢測(cè)從生...

  • 芯片驗(yàn)證中的兩學(xué)一做

    做復(fù)雜事情井井有序是對(duì)一個(gè)人優(yōu)良品格的贊美，對(duì)于芯片功能驗(yàn)證也是一樣。芯片驗(yàn)證的最終目的就是確保交付一個(gè)沒有功能bug的RTL，為了達(dá)成這個(gè)目標(biāo)就需要一個(gè)有經(jīng)驗(yàn)的驗(yàn)證工程師的帶領(lǐng)，即需要經(jīng)過多個(gè)項(xiàng)目摸打滾爬的工程師的指導(dǎo)。?這里總結(jié)為兩學(xué)一做，即做前學(xué)-做-做后學(xué)。?做前學(xué)：數(shù)字...

  • 芯片驗(yàn)證計(jì)劃需要包含哪些內(nèi)容？

    首先，驗(yàn)證計(jì)劃非常非常重要！因?yàn)樗褪切酒?yàn)證的導(dǎo)向，回答了兩個(gè)問題1、我在驗(yàn)證什么？2、我如何驗(yàn)證？事不預(yù)則不立，沒有認(rèn)真制定驗(yàn)證計(jì)劃，驗(yàn)證過程和驗(yàn)證結(jié)果也不會(huì)樂觀的。極有可能一地雞毛，瘋狂漏測(cè)。?在書寫驗(yàn)證計(jì)劃的時(shí)候，驗(yàn)證工程師最好視設(shè)計(jì)或者架構(gòu)師為顧問。如果設(shè)計(jì)復(fù)雜，還需要...

  • 有哪些意識(shí)會(huì)使芯片驗(yàn)證失敗，遺漏bug

    毫無疑問，在芯片驗(yàn)證中遺漏bug既耗時(shí)又耗錢。常常有些團(tuán)隊(duì)不遵循良好的驗(yàn)證意識(shí)，導(dǎo)致驗(yàn)證項(xiàng)目失敗。下面列出了芯片研發(fā)團(tuán)隊(duì)常犯的一些導(dǎo)致芯片遺漏bug的錯(cuò)誤：第一，驗(yàn)證工程師在驗(yàn)證設(shè)計(jì)時(shí)基于設(shè)計(jì)的具體實(shí)現(xiàn)而不是原始規(guī)格。此時(shí)的驗(yàn)證僅僅證明設(shè)計(jì)自己與自己功能相同，我們的驗(yàn)證需求應(yīng)該來...

  • 基于SystemVerilog和基于verilog的驗(yàn)證平臺(tái)有什么不同

    在基于Verilog或VHDL的驗(yàn)證平臺(tái)中，驗(yàn)證平臺(tái)和DUT連接在一起，驗(yàn)證平臺(tái)中包含激勵(lì)發(fā)送和響應(yīng)監(jiān)測(cè)模塊，在仿真的開始DUT和驗(yàn)證平臺(tái)就被加載到仿真器的內(nèi)存當(dāng)中并在整個(gè)仿真期間一直存在。也就是說，驗(yàn)證平臺(tái)和DUT都是靜態(tài)對(duì)象。SystemVerilog是對(duì)于Verilog的擴(kuò)...

  • UVM Report機(jī)制概述

    在testbench的搭建以及仿真的過程中，我們或多或少需要輸出一些調(diào)試信息，我們需要能夠方便快捷地關(guān)閉或者開啟這些調(diào)試信息，如何做到這一點(diǎn)？一種比較簡(jiǎn)單的方法，就是給$display()加上宏，在仿真的開始定義該宏的值，在每一個(gè)打印信息前面都加個(gè)宏判斷，從而確定調(diào)試信息是否打印...

  • UVM_Agent中一般包含哪些內(nèi)容

    大多數(shù)dut都有許多不同的接口(interface)，每個(gè)接口都有自己特有的協(xié)議。UVMagent的任務(wù)就是集中管理和這個(gè)接口相關(guān)的所有內(nèi)容，主要是各種用于驅(qū)動(dòng)和監(jiān)測(cè)DUT的驗(yàn)證組件（uvm_components），這些組件的命令最好都使用同一個(gè)前綴進(jìn)行命名。?Uvm_agent...